This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-096200

(43) Date of publication of application: 09.04.1999

(51)Int.CI.

G06F 17/50 H01L 21/82

(21)Application number : **09-252067**

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

17.09.1997

(72)Inventor: NATSUME KEIKO

MIYAMAE TETSUJI

YAMAZAKI AKITOSHI

(54) SEMICONDUCTOR DESIGNING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To make various design rule surely checkable to an arbitrary figure, by measuring the distance from the center coordinates of the figure to be tested to a predetermined test place and comparing the measured distance with prescribed values described in a layout test rule file for a test.

SOLUTION: A test object figure recognition part 5 inputs layout data 6 and the layout test rule file 7 and recognizes the test object figure in the layout data 6 according to the layout test rule file 7. A center extraction part 8 extracts the center coordinates of the recognized arbitrary figure. A distance measurement part 9 measures the distance from the center coordinates of the measured figure to the center coordinates of another




figure which is similarly extracted. A distance comparison part 10 compares the measurement result 11 obtained by the distance measurement part 9 with prescribed value data 11 described in the layout test rule file 7. An error output part 13 generates and outputs error data if an error is found through the comparison.

LEGAL STATUS

[Date of request for examination]

06.02.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-96200

(43)公開日 平成11年(1999)4月9日

(51) Int.Cl.6

G06F 17/50

H01L 21/82

識別配号

FI

G06F 15/60

666C

672A

H01L 21/82

T

審査請求 未請求 請求項の数5 OL (全 6 頁)

(21)出顯番号

特願平9-252067

(22)出願日

平成9年(1997)9月17日

(71)出願人 000006013

三菱電燈株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 夏目 恵子

東京都千代田区丸の内二丁目2番3号 三

菱單綴株式会社内

(72)発明者 宮前 哲治

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 山崎 晃稔

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 宮田 金雄 (外2名)

(54) 【発明の名称】 半導体設計装置

(57)【要約】

【課題】 サイズが一定でない図形のピッチ等、各種のデザインルールチェックが確実に行える半導体設計装置を得る。

【解決手段】 レイアウトデータ6内の任意の図形を認識する検証対象図形認識部5、認識した図形の中心座標を抽出する中心抽出部8、抽出した中心座標から、同様に抽出した他の図形の中心座標までの距離を測定する距離測定部9、測定された距離をレイアウト検証ルールファイル7に記述された規定値データ12と比較する距離比較部10、および比較の結果、エラーがあればエラーデータを出力するエラー出力部13で構成されている。



【特許請求の範囲】

【請求項1】 半導体集積回路のマスクレイアウトパタ ーンデータ(以降、単にレイアウトデータと省略する) のデザインルール違反をチェックする半導体設計装置に

レイアウトデータとレイアウトデザインルールとを記述 したレイアウト検証ルールファイルを入力する手段、上 記レイアウトデータ内の検証対象図形を認識する手段、 認識した検証対象図形の中心座標を抽出する手段、抽出 を測定する手段、この測定された距離を上記レイアウト-検証ルールファイルに記述された規定値と比較検証する 手段、および比較検証の結果、上記規定値を満たさない 場合にエラー出力を行う手段を備えたことを特徴とする 半導体設計装置。

【請求項2】 検証対象図形の中心座標から、同様に抽 出された他の図形の中心座標までの距離を測定する手段 を備えたことを特徴とする請求項1記載の半導体設計装

【請求項3】 検証対象図形の中心座標から、当該図形 20 がとられている。 の頂点までの距離を測定する手段を備えたことを特徴と する請求項1または2記歳の半導体設計装置。

【請求項4】 検証対象図形のエッジを含む直線の式を 算出する手段、および他の検証対象図形の中心座標か ら、上記算出されたエッジを含む直線までの距離を測定 する手段を備えたことを特徴とする1ないし3のいずれ かに記載の半導体設計装置。

【請求項5】 検証対象図形の中心座標から、当該図形 のエッジを含む直線までの距離を測定する手段を備えた ことを特徴とする請求項4記載の半導体設計装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体集積回路 のレイアウトデータのデザインルール違反をチェックす る半導体設計装置に関する。

[0002]

【従来の技術】一般に、半導体集積回路のレイアウトデ 一夕設計では、歩留り向上のために、レイアウト上の各 図形が規定のサイズを満足しているかどうか、または隣 り合う図形どうしの間隔が適切であるかどうかなどの検 査が必要である。従来においてこの検査を行う場合は、 レイアウトデータ上に存在する各図形のエッジや頂点を 基準にデザインルールチェックをしていた。例えば、図 11に示したような図形がレイアウトデータ上に存在し た場合、図形1のエッジと図形2のエッジとの距離 dが 規定のサイズを満足しているか否かをチェックする。ま た図12に示したように、図形3の頂点と図形4の頂点 との距離すが規定のサイズを満足しているか否かをチェ ックする。

【0003】このような従来の半導体設計装置におい

て、例えば図13(a)に示したような、必ずしもサイ ズが一定でない5つの図形が一列に並んでいた場合の、 図形のピッチ (d1, d2, d3, d4) が一定である か否かの検証を行う方法について説明する。この場合、 5つの図形のサイズが必ずしも一定でないために、図形 のエッジを基準に検証して、隣り合う図形のエッジとエ ッジとの距離が一定であったとしても、図形のピッチが 一定であるとは検証できない。そのために、図13

(b) に示したように、各図形の上に a×aのダミーデ された中心座標から予め定められた検証箇所までの距離 10 一夕を配置し、そのダミーデータのエッジ間距離(d1 -a, d2-a, d3-a, d4-a) が一定であるか 否かを検証する。こうすることにより、ダミーデータの エッジ間の距離が一定ならば、必ず図形のピッチが一定 となり、逆に、ダミーデータのエッジ間の距離が一定で なければ図形のピッチが一定とならないので、ダミーデ ータのエッジ間の検証を行うことで、図形のピッチの検 証を行うことができる。具体的には、サイズが一定でな いセルとセルとのピッチの検証や、レーザトリミングス ポットからエッジまでの距離の検証に上記のような方法

[0004]

【発明が解決しようとする課題】上記のような従来の半 導体設計装置では、ダミーデータを配置する必要があ り、ダミーデータの位置の入力ミスやそのサイズの誤差 のために、デザインルールチェックが正しく行われず、 エラーの見落としが生じるといった問題点があった。 【0005】この発明は、上述のような課題を解決する ためになされたもので、その目的は、任意の図形に対し て、各種デザインルールチェックを確実に実施できる半 30 導体設計装置を得るものである。

[0006]

【課題を解決するための手段】この発明に係る半導体設 計装置においては、レイアウトデータとレイアウトデザ インルールとを記述したレイアウト検証ルールファイル を入力する手段、上記レイアウトデータ内の検証対象図 形を認識する手段、認識した検証対象図形の中心座標を 抽出する手段、抽出された中心座標から、予め定められ た検証箇所までの距離を測定する手段、この測定された 距離を上記レイアウト検証ルールファイルに記述された 40 規定値と比較検証する手段、および比較検証の結果、上 記規定値を満たさない場合にエラー出力を行う手段を備 えるものである。

【0007】また、検証対象図形の中心座標から、同様 にして抽出された他の図形の中心座標までの距離を測定 する手段を備えるものである。

【0008】また、検証対象図形の中心座標から、当該 図形の頂点までの距離を測定する手段を備えるものであ る。

【0009】また、検証対象図形のエッジを含む直線の 50 式を算出する手段、および他の検証対象図形の中心座標 から、上記算出されたエッジを含む直線までの距離を測 定する手段を備えるものである。

【0010】また、検証対象図形の中心座標から、当該 図形のエッジを含む直線までの距離を測定する手段を備 えるものである。

[0011]

【発明の実施の形態】

実施の形態1. 図1はこの発明の実施の一形態例である 半導体設計装置の機能構成を示す図である。図におい て、5はレイアウトデータ6およびレイアウト検証ルー ルファイル 7を入力し、レイアウトデータ 6 内の検証対 象図形をレイアウト検証ルールファイル6に従って認識 する検証対象図形認識部である。8は検証対象図形認識 部で認識された任意の図形の中心座標を抽出する中心抽 出部である。9は中心抽出部8で抽出された図形の中心 座標から、同様に抽出された他の図形の中心座標までの 距離を測定する距離測定部である。10は距離測定部9 で測定された測定結果11とレイアウト検証ルールファ イル7に記述された規定値データ12とを比較する距離 比較部で、13はその比較の結果、エラーがあればエラ ーデータを生成、出力するエラー出力部である。なお、 図2に検証対象となる図形の中心座標間の距離 dを示 す。

【0012】このように構成された半導体設計装置にお ける動作について、図3のフローチャートを参照しなが ら説明する。まず、レイアウトデータ6およびレイアウ ト検証ルールファイル7を入力する(S1)。入力され たレイアウト検証ルールファイル7に従って、レイアウ トデータ内の検証対象図形を認識する(S2)。そし て、認識された図形の中心座標を抽出する (S3)。図 30 と形状を確実に検証することが可能になる。 形の中心座標(X, Y)を求める方法はいろいろある が、例えば、対象図形の各頂点座標をもとに次式によっ て算出する。

 $X = (X_1 + X_2 + \cdots + X_n) / n$ $Y = (Y_1 + Y_2 + \cdots + Y_n) / n$ 但し、X₁, X₂, ・・X_nはn角形ポリゴンの頂点X座 標

Y₁, Y₂, ··Y_nはn角形ポリゴンの頂点Y座標 次に、抽出された図形の中心座標から、同様に抽出され た他の図形の中心座標までの距離を測定する (S4)。 例えば、中心座標 (MX1, MY1) と中心座標 (MX 2, MY2) との距離 dを次式によって算出する。 $d = ((MX1 - MX2)^{2} + (MY1 - MY2)^{2})$ 1/2

【0013】上記のようにして測定された距離と、レイ アウト検証ルールファイルに記述された規定値データと を比較し(S5)、規定値データを満たさない場合は、 そのエラー図形の頂点座標、中心座標、レイヤ等の情報 と規定値データとをエラーレポートファイルに出力す る。また、エラー図形をエラーレイアウトデータとして 50

出力する(S6)。以上のように、各検証対象図形の中 心座標を抽出するようにし、その中心座標間の距離を検 証するようにしたので、図形のピッチをはじめ、各種デ ザインルールチェックが確実に行える。

【0014】実施の形態2.なお、上記実施の形態1に おいては、図形の中心座標間の距離を測定してレイアウ ト検証ルールファイルの規定値と比較する例を示した が、本実施の形態2においては、図形の中心座標からそ の図形の頂点までの距離を検証する例を示す。図4は、 10 図形の中心座標からその図形の頂点までの距離 d を示し たものである。本実施の形態2による半導体設計装置の 機能プロック図は、図1に示した実施の形態1のものと 同様であるが、距離測定部9は図形の中心座標からその 図形の頂点までの距離を測定するものである。このよう に構成された実施の形態2による動作について、図5の フローチャートを参照しながら説明する。まず、実施の 形態1と同様、レイアウトデータおよびレイアウト検証 ルールファイルを入力して検証対象図形を認識し、その 中心座標を抽出する(S1~S3)。次に、抽出した中 20 心座標からその図形の頂点までの距離を測定する。この 距離dも、例えば次式によって算出する(T1)。 $d = ((X-X_1)^2 + (Y-Y_1)^2)^{1/2}$ 但し、(X, Y)は中心座標

 (X_1, Y_1) はその図形の1つの頂点

その後、算出した距離dをレイアウト検証ルールファイ ルの規定値と比較し、エラーがあればエラーデータを出 カして処理を終了する (S5~S6)。以上のように、 図形の中心座標を抽出することにより、その中心座標か らその図形の頂点までの距離を測定でき、図形のサイズ

【0015】実施の形態3.また、本実施の形態3にお いては、図形の中心座標から他の図形のエッジまでの距 離を検証する例を示す。図6は、図形の中心座標から他 の図形のエッジまでの距離dを示したものである。図7 は、本実施の形態3による半導体設計装置の機能ブロッ ク図であり、図において、1~13は図1に示した実施 の形態1のものと同一または相当部分である。14は、 任意の図形のエッジを含む直線の式を算出する直線の式 算出部で、距離測定部9は、検証対象図形の中心座標か 40 ら他の図形のエッジを含む直線までの距離を測定するも のである。このように構成された実施の形態3による動 作について、図8のフローチャートを参照しながら説明 する。まず、実施の形態1と同様、レイアウトデータお よびレイアウト検証ルールファイルを入力して検証対象 図形を認識し、その中心座標を抽出する(S1~S 3)。次に、認識した図形とは別の他の図形のエッジを 含む直線の式を算出する(U1)。この直線の式は、例 えば、対象となる他の図形のエッジの両端の頂点を(X 1, Y₁) および (X₂, Y₂) とした時、

 (Y_2-Y_1) x + (X_1-X_2) y + $Y_1X_2-X_1Y_2=0$

で求められる。

【0016】次に、上記認識した図形の中心座標から、 算出した直線の式 (他の図形のエッジ) までの距離を測 定する(U2)。この距離dは、図形の中心座標を

(X, Y)、算出した直線の式をAx + By + C = 0と すると、次式で求められる。

 $d = |AX + BY + C| / (A^2 + B^2)^{1/2}$

ここで、距離の検証対象となる直線であるが、例えば、 認識した図形のX軸方向に存在する直線のみをその対象 とすることもできる。同様に、認識した図形のY軸方向 10 に存在する直線のみ、またはその両方を検証対象として もよい。さらに、X軸、Y軸方向に限らず、全方向に存 在するすべての直線を検証対象としてもよい。最後に、 算出された検証対象となる直線までの距離を規定値と比 較し、エラーガあればエラー出力を行って、処理を終了 する(S5~S6)。以上により、図形の中心座標か ら、任意の方向に存在する他の図形のエッジまでの距離 を測定することができ、図形の配置位置の検証が確実に

【0017】実施の形態4.なお、上記実施の形態3に 20 おいては、図形の中心座標から他の図形のエッジを含む 直線までの距離を検証したが、本実施の形態4では、図 形の中心座標からその図形自身のエッジを含む直線まで の距離を検証するものを示す。図9は、図形の中心座標 からその図形のエッジまでの距離 d を示したものであ る。このように構成された実施の形態4による動作につ いて、図10のフローチャートを参照しながら説明す る。まず、実施の形態1と同様、レイアウトデータおよ びレイアウト検証ルールファイルを入力して検証対象図 形を認識し、その中心座標を抽出する(S1~S3)。 次に、認識した図形のエッジを含む直線の式を算出する (U1)。この直線の式も、上記実施の形態3で述べた ように、エッジの両端の頂点座標を用いて、算出するこ とができる。そして、上記抽出した中心座標から、算出 した直線までの距離を測定する (V1)。この場合も、 中心座標から、X軸方向に存在する直線のみを検証対象 としたり、Y軸方向に存在する直線のみ、またはその両 方を検証対象としてもよい。さらに、全方向に存在する すべての直線を検証対象としてもよい。最後に、測定し た距離を規定値と比較して、エラーがあればエラー出力 40 【図13】 サイズが一定でない図形のピッチを示す図 した、処理を終了する(S5~S6)。以上により、任 意の図形の中心座標からエッジまでの距離を測定でき、 図形の形状の検証が確実に行える。

[0018]

【発明の効果】この発明は、以上説明したように構成さ れているので、以下に示すような効果を奏する。

【0019】レイアウトデータ内の任意の図形を認識し

て、その中心座標を算出するようにしたので、図形のサ イズが一定でなくても、各種のデザインルール検証が確 実に行える。

【0020】図形の中心座標から他の図形の中心座標ま での距離を測定するようにしたので、図形のピッチなど のチェックが行える。

【0021】図形の中心座標からその図形の頂点までの 距離を測定するようにしたので、図形の大きさのチェッ クが行える。

【0022】図形の中心座標から他の図形のエッジを含 む直線までの距離を測定するようにしたので、図形の配 置位置のチェックが行える。

【0023】図形の中心座標からその図形のエッジを含 む直線までの距離を測定するようにしたので、図形の形 状のチェックが行える。

【図面の簡単な説明】

【図1】 この発明の実施の形態1による半導体設計装 置の機能構成を示す図である。

【図2】 図形の中心座標間の距離を示す図である。

【図3】 この発明の実施の形態1による処理の流れを 示すフローチャートである。

【図4】 図形の中心座標からその図形の頂点までの距 離を示す図である。

【図5】 この発明の実施の形態2による処理の流れを 示すフローチャートである。

【図6】 図形の中心座標から他の図形のエッジを含む 直線までの距離を示す図である。

【図7】 この発明の実施の形態3による半導体設計装 置の機能構成を示す図である。

30 【図8】 この発明の実施の形態3による処理の流れを 示すフローチャートである。

【図9】 図形の中心座標からその図形のエッジを含む 直線までの距離を示す図である。

【図10】 この発明の実施の形態4による処理の流れ を示すフローチャートである。


【図11】 従来の半導体設計装置において検証される 図形のエッジ間の距離を示す図である。


【図12】 従来の半導体設計装置において検証される 図形の頂点間の距離を示す図である。

である。


【符号の説明】

5 検証対象図形認識部、6 レイアウトデータ、7 レイアウト検証ルールファイル、8 中心抽出部、9 距離測定部、10 距離比較部、11 測定結果、12 規定値データ、13 エラー出力部、14 直線の式 算出部。





【図10】



【図8】

